# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-315470

(43) Date of publication of application: 26.11.1993

(51)Int.CI.

H01L 23/12 G06F 1/18

H01L 23/28

(21)Application number: 04-142163

(71)Applicant : NEC CORP

(22)Date of filing:


07.05.1992

(72)Inventor: KUDO TOSHITAKA

## (54) MULTICHIP MODULE

#### (57)Abstract:

PURPOSE: To increase the heat dissipation capacity while abating the noise of a multichip module. CONSTITUTION: After mounting semiconductor chip 2 on a substrate 1, an insulating layer 4 and a metallic layer 5 are provided on the substrate 1 and then the metallic layer 5 is connected to a ground layer so as to stabilize the ground potential. Besides, the heat generated by the semiconductor chips 2 are to be dissipated through the intermediary of the metallic layer 5. Through these procedures, the heat generated by the semiconductor chips 2 can be dissipated through the metallic layer 5 while enabling the ground potential to be stabilized.



## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]



### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平5-315470

(43)公開日 平成5年(1993)11月26日

東京都港区芝五丁目7番1号 日本電気株

(74)代理人 弁理士 管野 中


(51)Int.Cl. <sup>4</sup> H 0 1 L 23/12 G 0 6 F 1/18	識別記号	庁内整理番号	FI	技術表示箇所
H 0 1 L 23/28	E	8617—4M 9355—4M 7165—5B	H01L 23/12 G06F 1/00 審査請求 未請求 請求項の	N 320 B 数3(全 4 頁) 最終頁に続く
(21)出願番号 特顯平4-142163 (22)出願日 平成 4年(1992) 5月 7日		3 7 Fl	(71)出願人 000004237 日本電気株式会社 東京都港区芝五丁目7番1号	
(DD) MEN C	1 /202 4 (1002) 0 / 1 / 1		(72)発明者 丁醛 俊幸	

(54)【発明の名称】 マルチチップモジュール

#### (57) 【要約】

【目的】 半導体チップを複数個実装するマルチチップ モジュールの放熟性を向上し、ノイズを除去する。

【構成】 基板1上に半導体チップ2を実装後、基板1 表面に絶縁層4と金風層5を設け、さらに金風層5とグラウンド層を接続してグラウンド電位を安定させている。また金風層5を介して半導体チップの放熱を行う。 【効果】 半導体チップの発熱を金風層を通して放熱することができ、またグラウンド電位を安定させることができる。



# 【特許請求の範囲】

【請求項1】 絶縁層と、金属層とを有し、配線が施さ れた基板上に複数の半導体チップを実装してなるマルチ チップモジュールであって、

絶縁層は、半導体チップを含む基板の表面を覆って形成 したものであり、

金属層は、絶縁層の表面を覆って形成したものであるこ とを特徴とするマルチチップモジュール。

【請求項2】 請求項1に記載のマルチチップモジュー

ルであって、 前記金属層は、前記基板のグラウンド配線層に接続した ものであることを特徴とするマルチチップモジュール。

【請求項3】 絶縁層と、金属層とを有し、配線が施さ れた基板上に複数の半導体チップをフリックチップ実装 してなるマルチチップモジュールであって、

絶縁層は、半導体チップを含む基板の表面を覆って形成 し、半導体チップ裏面に対応した部分がエッチングして

金属層は、前記絶縁層の表面を覆って形成し、絶縁層の エッチング部分を介して半導体チップの裏面に接続した ものであることを特徴とするマルチチップモジュール。 【発明の詳細な説明】

### [0001]

【産業上の利用分野】本発明は、マイクロプロセッサや メモリ等の半導体チップを複数個実装するマルチチップ モジュールに関し、特にマルチチップモジュールの放熱 及びノイズ除去の構造に関する。

## [0002]

【従来の技術】近年、マイクロプロセッサの高速化や装 置の小型化に伴い高密度実装の一手段として、マルチチ ップモジュールが利用されつつある。従来のマルチチッ プモジュールは、基板にセラミックやアルミナ等を用い るのが一般的であり、中にはシリコンを用いたものもあ る。従来のマルチチップモジュールの一例の全体の構造 図を図3に、断面図を図4に示す。

【0003】図3および図4の例ではセラミック基板6 上に配線層7として銅等の金属、配線層間の絶縁層8と してポリイミド等の樹脂を用い複数層の薄膜配線を施し たものに、半導体チップ2を複数個実装し、LSIパッ ケージ9に封入している。

【0004】このマルチチップモジュールは、従来のプ リント配線基板と比べ、個々の半導体チップをパッケー ジに封入せず実装するため、高密度実装ができる。ま た、高密度実装ができる結果、半導体チップ間の配線長 を短くでき、配線による遅延時間を短縮して高速化が実 現できる、等の長所がある。

#### [0005]

【発明が解決しようとする課題】従来のマルチチップモ ジュールは、基板にセラミックやアルミナ等の熱伝導率 の高い基板を用いて放熱性を高めていたが、これらの基

板は非常に高価であるという問題点がある。

【0006】また、従来のマルチチップモジュールは、 個々の半導体チップの電源ーグラウンド間ノイズを除去 するためのコンデンサ部品を実装できない構造であるた め、電源ーグラウンド間ノイズが大きいという問題点が

【0007】本発明の目的は、放熱性の向上及びノイズ の除去を図ったマルチチップモジュールを提供すること にある。

## [0008]

【課題を解決するための手段】前記目的を達成するた め、本発明に係るマルチチップモジュールは、絶縁層 と、金属層とを有し、配線が施された基板上に複数の半 導体チップを実装してなるマルチチップモジュールであ って、絶縁層は、半導体チップを含む基板の表面を覆っ て形成したものであり、金属層は、絶縁層の表面を覆っ て形成したものである。

【0009】また、前記金属層は、前記基板のグラウン ド配線層に接続したものである。

【0010】また、本発明によるマルチチップモジュー ルは、絶縁層と、金属層とを有し、配線が施された基板 上に複数の半導体チップをフリックチップ実装してなる マルチチップモジュールであって、絶縁層は、半導体チ ップを含む基板の表面を覆って形成し、半導体チップ裏 面に対応した部分がエッチングしてあり、金属層は、前 記絶縁層の表面を覆って形成し、絶縁層のエッチング部 分を介して半導体チップの裏面に接続したものである。

# [0011]

【作用】半導体チップを含む基板表面を金属層にて絶縁 層を介して覆い、金属層を基板上のグラウンド配線層に 接続することによりコンデンサ部品を構成し、このコン デンサ部品によりノイズを除去する。また、金属層を放 熱板として半導体チップの熱を放熱する。

[0012] 【実施例】次に本発明について図面を参照して説明す

【0013】(実施例1)図1は、本発明の実施例1を 示す断面図である。

【0014】図1において、基板1はガラスエポキシ基 板からなり、その上に半導体チップ2が実装されてい る。基板1には、半導体チップ2が実装される面と基板 内部に配線層(電源層やグラウンド層を含む)3が形成 されている。半導体チップ2は図に示すようなワイヤボ ンディング (あるいはTAB) により基板1 に実装され 配線層3と接続される。

【0015】この場合、マルチチップモジュールは、半 導体チップ2の電源ーグラウンド間ノイズを除去するた めのコンデンサ部品を実装できない構造であるため、そ の電源-グラウンド間ノイズを低減することができな

【0016】これを防ぐため本実施例では、基板1に半導体チップ2を実装後、半導体チップ2を含む基板1の表面に絶縁層4を形成する。さらに基板1と絶縁層4をエッチングした後に絶縁層4の表面に金属層5を形成し、金属層5と基板1上のグラウンド配線層とを接続する。

【0017】本実施例によれば、半導体チップ2からの熟は、金属層5を放熟板として外部に放熟されることとなる。さらに、金属層5は基板1のグラウンド配線層に接続され、基板との間に絶縁層が介装されているため、この構造がコンデンサ部品として作用し、半導体チップ2の電源ーグラウンド間ノイズを除去することとなる。【0018】(実施例2)図2は、本発明の実施例2を示す断面図である。本実施例では、基板1上に半導体チップ2がフリップチップ実装されており、半導体チップ2を含む基板1の表面に絶縁層4を形成している。さらに半導体チップ2が実装されている部分をエッチングした後に金属層5を絶縁層4上に形成し、金属層5と半導体チップ2の裏面6を接続している。

【0019】本実施例は、実施例1と同様の効果を得ることができる上に、金属層5と半導体チップ2の裏面と

が接続されているため、半導体チップ2が発生する熱の 放熱経路も確保できるという利点を有する。

#### [0020]

【発明の効果】以上説明したように本発明は、半導体チップの発熱を金属層を通して放熱することができ、また 電源とグラウンドの電位を安定させることができるため、従来のマルチチップモジュールより安価なガラスエポキシ等の基板材料を用いることができ、しかも電源ーグラウンド間ノイズを低減させることができる。

#### 【図面の簡単な説明】


- 【図1】本発明の実施例1を示す断面図である。
- 【図2】本発明の実施例2を示す断面図である。
- 【図3】従来例を示す斜視図である。
- 【図4】図3の従来例を示す断面図である。

#### 【符号の説明】

- 1 基板
- 2 半導体チップ
- 3 配線層
- 4 絶縁層
- 5 金属層

【図1】

【図2】



フロントページの続き

FΙ 技術表示箇所